2 Швидкодія і продуктивність пам’яті
4. ІІЛ, або И2Л -інтегральна інжекторна логіка. Це різновид ТТЛ, базовим елементом якої є не біполярні транзистори одного роду (pnp чи npn), а горизонтально розташованого pnp транзистора і вертикально розташованого npn транзистора. Це дозволяє створити високу щільність елементів на БІС і НВІС. При цьому споживана потужність дорівнює 50 мкВт на елемент і час затримки сигналу - 10 нс.
ЕСЛ-логічні елементи з емітерной зв'язками. Ця логіка також побудована на біполярних транзисторах. Час затримки в них -0,5 -2 нс, Споживано потужність -25 -50 мвт.
6. Елементи на МДП (МОП) -транзісторах. Це схеми, в яких біполярні транзистори замінені на польові. Час затримки таких елементів складає від 1 до 10 нс, споживана потужність - від 0,1 до 1,0 мВт
7. КМОП-логіка (комплементарна логіка.) У цій логіці використовуються симетрично включені n-МОП і p-МОП транзистори. Споживано потужність в статичному режимі -50 мкВт, затримка -10 -50 нс.
Як видно з цього огляду, логіка на біполярних транзисторах найшвидша, але одночасно найдорожча і володіє високою потужністю розсіювання. За інших рівних умов логіка на польових транзисторах більш повільна, але володіє меншим електроспоживанням і меншою вартістю.
1.2 Швидкодія і продуктивність пам'яті
Швидкодія пам'яті визначається часом виконання операцій запису і зчитування даних. Основними параметрами будь-яких елементів пам'яті являє-ся мінімальний час доступу та тривалість циклу звернення. Час дост-па (access time) визначається як затримка появи дійсних даних на виході пам'яті відносно початку циклу читання. Тривалість циклу визна-виділяється як мінімальний період наступних один за одним звернень до па-мяти, причому цикли читання і запису можуть вимагати різних витрат време-ні. В цикл звернення крім активної фази самого доступу входить і фаза вос-становлення (повернення пам'яті до вихідного стану), яка порівнянна за часом з активною фазою. Тимчасові характеристики самих запам'ятовуючих елементів визначаються їх принципом дії і за цією технологією виготовлення.
Продуктивність пам'яті можна характеризувати як швидкість потоку за-підписується або зчитувальних даних і вимірювати в мегабайтах в секунду. Про-тивність підсистеми пам'яті нарівні з продуктивністю процесо-ра істотно визначає продуктивність комп'ютера. Виконан-ня певний фрагмент програми, процесору доведеться, по-перше, загру-зить з пам'яті відповідний програмний код, а по-друге, зробити тре-буєм обміни даними, і чим менше часу буде потрібно підсистемі пам'яті на забезпечення цих операцій, тим краще.
Продуктивність пам'яті, як основний, так і кеша другого рівня, зазвичай характеризують тривалістю пакетних циклів читання (Memory Burst Read Cycle). Пакетний режим звернення є основним для процесорів, що використовують кеш (486 і вище); цикли читання виконуються набагато частіше, ніж цикли запису (хоча б тому, що процесору доводиться весь час зчитувати інструкції з пам'яті). Ця тривалість виражається в числі тактів системної шини, необхідних для передачі чергової порції даних в пакеті. Позначення виду 5-3-3-3 для діаграми пакетного циклу читання відповідає п'яти тактів на зчитування першого елемента в циклі і трьом тактів на зчитування кожного з трьох наступних елементів. Перше число характеризує латентність (latency) пам'яті - час очікування даних, наступні - швидкість передачі. При цьому, звичайно ж, обмовляється і частота системної шини. За нинішніми мірками хо-рошім результатом є цикл 5-1-1-1 для частоти шини 100 або 133 МГц. Однак для процесорів Pentium 4, у яких за кожен такт синхронізації сі-стемной шини передається по чотири 64-бітних слова даних, можливо, буде інший спосіб вираження продуктивності пам'яті.
Продуктивність підсистеми пам'яті залежить від типу і швидкодії застосовуваних запам'ятовуючих елементів, розрядності шини пам'яті і Незнач-яких «хитрощів» архітектури.
Розрядність шини пам'яті - це кількість байт (або біт), з якими опе-рація читання або запису може бути виконана одночасно. Розрядність ос-новних пам'яті зазвичай узгоджується з розрядністю зовнішньої шини процесора (1 байт - для 8088; 2 байта - для 8086, 80286, 3865Х; 4 байта - для 386DХ, 486; 8 байт - для Pentium і вище). Цілком очевидно, що при однаковому шви-родействіі мікросхем або модулів пам'яті продуктивність блоку з біль-ший розрядністю буде вище, ніж у малоразрядного. Саме з метою вище-ня продуктивності у 32-бітних (по внутрішніх регістрів) процесорів Реntium і вище зовнішня шина, що зв'язує процесор з пам'яттю, має раз-рядності 64 біта. Бажання виробників процесорів і системних плат Секо-номіть на розрядності пам'яті завжди призводить до зниження проізводітельнос-ти: комп'ютери на процесорах з полноразрядной шиною (8086, 386DХ) більш ніж на 50% обганяють своїх «молодших братів» (8088, що 3865Х) при однаковій тактовій частоті. У свій час випускалися чіпсети, що працюють з 32-бітної пам'яттю навіть для Pentium, але ефективність подібної економії сумнівна.
Банком пам'яті називають комплект мікросхем або модулів (а також їх по-садочних місць - «ліжечок» для мікросхем, слотів для SIММ або DIMM), забезпе-чувати необхідну для даної системи розрядність збережених даних. Ра-працездатність може бути тільки повністю заповнений банк. Усередині одне-го банку практично завжди повинні застосовуватися однакові (по типу і обсягів по-му) елементи пам'яті.
У комп'ютерах на 486-х процесорах банком є один SIMM-72 або чет-верка SIMM-30. У комп'ютерах на процесорах 5-6 (а для АМD і 7-го) поколе-ний банком може бути пара SIMM-72 або один модуль DIMM або RIММ (ці модулі можуть містити і кілька банків). На плати з чіпсетом i850 для процесора Pentium 4 потрібна установка пар RIMM (щоб забезпе-чити продуктивність пам'яті, гідну нової мікроархітектури).