Вивчення реверсивного лічильника

Лабораторна робота №5

ВИВЧЕННЯ реверсивного лічильника

Мета роботи: вивчити принцип побудови і схему реверсивного лічильника на інтегральних мікросхемах (ІС), що застосовується в системах числового програмного керування (ЧПУ) різних типів.

У сучасних пристроях ЧПУ, незалежно від їх призначення і конструктивного виконання, широке застосування знаходять різного типу лічильники, дешифратори, перетворювачі кодів та інші цифрові пристрої.

Оскільки кожна вихідна змінна може приймати лише два значення, то для n вхідних змінних існує 2 n можливих станів. Принципово відповідність між числом надійшли імпульсів і вихідним кодом може бути довільним. Двійкові лічильники часто вважають за краще завдяки простоті двійкового коду.

Лічильники прийнято поділяти на такі, що підсумовують, віднімають і реверсивні. Реверсивний лічильник здійснює рахунок імпульсів в прямому (підсумовування) і в зворотному (віднімання) напрямку. З його допомогою, наприклад, може бути реалізована позиційна система ЧПУ, де елементом порівняння коду завдання і коду зворотного переміщення є реверсивний лічильник.

У табл. 5.1 представлено відповідність між числом вхідних імпульсів x і значеннями вихідних змінних yi для 4-розрядного двійкового лічильника.

Рис.5.7. Схеми перетворювача коду та світлової індикації

Для дешифратора К155ІД1 комбінація сигналів від А до F є забороненою (табл. 5.2). Для виключення цих комбінацій з виходів 8 і 2 через схему «2 І-НЕ» D2.3 (рис. 5.5) введено сигнал скидання лічильника в початкове положення. У комбінації F на виходах 8 і 2 також поодинокі сигнали, це не дозволяє реверсивний рахунок здійснювати від стану 0000 що також необхідно за умовами роботи схеми.

Заборонена комбінація сигналів для дешифратора К155ІД1

Двійкового коду 8 - 4 - 2 - 1

Лабораторна робота №7

Суматорами називаються логічні пристрої, що виконують операцію складання двох чисел. Залежно від способу обробки чисел розрізняють послідовні і паралельні суматори.

Послідовні суматори будуються на основі однорозрядною що підсумовує схеми. У таких пристроях скласти двох чисел проводиться поразрядно послідовно в часі.

Паралельні суматори комбінаційного типу будують, як правило, за каскадним принципом на основі композиції однорозрядних підсумовуючих схем, причому обробка чисел в таких пристроях проводиться одночасно в усіх розрядах. Логічне проектування в цьому випадку зводиться до синтезу однорозрядних суматорів і організації ланцюгів переносу відповідно до заданих вимог на швидкодію.

Однорозрядні підсумовують схеми розрізняють по числу входів. Розглянемо синтез однорозрядних підсумовуючих схем на два входи
і. Ці схеми часто називаються полусумматорнимі або суматора за модулем 2. Вихідними сигналами такого пристрою є сума і перенесення. який при підсумовуванні по модулю 2 не використовується. Робота полусумматора може бути задана таблицею істинності 7.1, відповідно до якої і можуть бути записані у вигляді:

При побудові сумматоров на ІС зазвичай ставиться завдання оптимального проектування для задоволення вимоги максимально швидкодії і забезпечення мінімальної кількості однотипних логічних елементів. Швидкодію пристроїв на ІС в основному визначається затримкою логічних елементів НЕ. Тому для отримання максимальної швидкодії сумматоров необхідно проектувати схему з мінімальним числом послідовно з'єднаних елементів НЕ. Звідси кращим при побудові комбінаційних схем з максимальною швидкодією є функціонально надлишковий базис І-АБО-НЕ.

Таблиця істинності полусумматора

Розглянемо реалізацію полусумматора на логічних елементах І-АБО-НЕ. Для цього представимо вираз для перемикаючих функцій (7.1) у вигляді структурного рівняння:

Схемне рішення для цієї функції з урахуванням ланцюга освіти перенесення показано на малюнку 7.1.

Оскільки коефіцієнт розгалуження по виходу логічного елемента І в інтегральних схемах, як правило, не перевищує одиниці, то при реалізації комутаційної функції для однотипності застосовується елемент І-АБО-НЕ, в якому в силу використання тільки одного входу елементів І виконується функція АБО-НЕ. Тоді функція може бути представлена структурним рівнянням

Рис.7.1. Приклади структури полусумматора, що використовують прямі і інверсні коди доданків: а) схема, виконана на елементах І-АБО-НЕ; б) схема, виконана на елементах І-НЕ з поділом ланцюгів функцій. ; в) схема, виконана на елементах І-НЕ з об'єднанням ланцюгів. .

Максимальна швидкодія полусумматора, виконаного на логічних елементах І-АБО-НЕ, визначається часом затримки одного елемента НЕ.

Уявімо вираз (7.1) у формі, зручній для реалізації на логічних елементах І-НЕ:

На рис. 7.1 (б) показана структура, побудована за рівнянням (7.2). Схема містить чотири логічних елемента І-НЕ і один інвертор. Час підсумовування її визначається затримкою двох послідовно з'єднаних елементів НЕ.

З метою скорочення кількості логічних елементів, необхідних для побудови суматора, перетворимо Переключательная функцію (7.1) так, щоб використовувати загальний логічний елемент для реалізації як функції суми, так і функції перенесення. Тоді система логічних формул для інверсних значень. може бути представлена у вигляді:

2. Схеми сумматоров трьома видами перенесення (порозрядним послідовним переносом, з наскрізним послідовним переносом, з груповим переносом).

3. Осцилограми імпульсів.

4. Осцилограми з виходів восьмих розрядів кожного суматора, що дозволяють порівняти швидкодію схем при складанні двох чисел А = 11111111 і В = 00000001.

5. Висновки по роботі.

1. Призначення суматорів і їх застосування в пристроях ЧПУ.

2. Як розрізняються суматори в залежності від способу обробки чисел?

3. Як здійснюється складання в послідовних і паралельних суматорах?

4. Схема полусумматора або суматора по модулю 2.

5. Від чого залежить швидкодія пристроїв на інтегральних схемах?

6. Схема полусумматора на елементах І-НЕ.

7. Схема полусумматора на елементах І-АБО-НЕ.

8. Пояснити схему і принцип дії суматора з порозрядним послідовним переносом.

9. Пояснити схему і принцип дії суматора з наскрізним послідовним переносом.

10. Пояснити схему і принцип дії суматора з груповим переносом.

Лабораторна робота №5

ВИВЧЕННЯ реверсивного лічильника