Реферат - центральний процесор

2.1 Архітектура фон Неймана

Більшість сучасних процесорів для персональних комп'ютерів в загальному засновані на тій чи іншій версії циклічного процесу послідовної обробки інформації, винайденого Джоном фон Нейманом.

Д. фон Нейман придумав схему побудови комп'ютера в 1946 році.

Найважливіші етапи цього процесу наведені нижче. У різних архітектурах і для різних команд можуть знадобитися додаткові етапи. Наприклад, для арифметичних команд можуть знадобитися додаткові звернення до пам'яті, під час яких проводиться зчитування операндів і запис результатів. Відмінною особливістю архітектури фон Неймана є те, що інструкції і дані зберігаються в одній і тій же пам'яті.

Команди центрального процесора є самим нижнім рівнем управління комп'ютером, тому виконання кожної команди неминуче і безумовно. Не проводиться ніякої перевірки на допустимість виконуваних дій, зокрема, не перевіряється можлива втрата цінних даних. Щоб комп'ютер виконував лише допустимі дії, команди повинні бути відповідним чином організовані у вигляді необхідної програми.

2.2 Конвеєрна архітектура

Після звільнення k-го ступеня конвеєра вона відразу приступає до роботи над наступною командою. Якщо припустити, що кожен ступінь конвеєра витрачає одиницю часу на свою роботу, то виконання команди на конвеєрі довжиною в n ступенів займе n одиниць часу, проте в самому оптимістичному випадку результат виконання кожної наступної команди буде виходити через кожну одиницю часу.

Дійсно, при відсутності конвеєра виконання команди займе n одиниць часу (так як для виконання команди як і раніше необхідно виконувати вибірку, дешифрування і т. Д.), І для виконання m команд знадобиться одиниць часу; при використанні конвеєра (в самому оптимістичному випадку) для виконання m команд знадобиться всього лише n + m одиниць часу.

2.3Суперскалярная архітектура

Здатність виконання декількох машинних інструкцій за один такт процесора. Поява цієї технології призвело до істотного збільшення продуктивності.

Complex Instruction Set Computer - обчислення зі складним набором команд. Процесорна архітектура, заснована на ускладненому наборі команд. Типовими представниками CISC є сімейство мікропроцесорів Intel x86 (хоча вже багато років ці процесори є CISC тільки по зовнішній системі команд).

Minimum Instruction Set Computer - обчислення з мінімальним набором команд. Подальший розвиток ідей команди Чака Мура, який вважає, що принцип простоти, початковий для RISC-процесорів, занадто швидко відійшов на задній план. У запалі боротьби за максимальну швидкодію, RISC наздогнав і перегнав багато CISC процесори по складності. Архітектура MISC будується на стековой обчислювальної моделі з обмеженим числом команд (приблизно 20-30 команд).

2.7 Паралельна архітектура

Архітектура фон Неймана володіє тим недоліком, що вона послідовна. Який би величезний масив даних ні було потрібно обробити, кожен його байт повинен буде пройти через центральний процесор, навіть якщо над усіма байтами потрібно провести одну і ту ж операцію. Цей ефект називається вузьким горлечком фон Неймана.
Для подолання цього недоліку пропонувалися і пропонуються архітектури процесорів, які називаються паралельними. Паралельні процесори використовуються в суперкомп'ютерах.
Можливими варіантами паралельної архітектури можуть служити (за класифікацією Флінна):

3. СКЛАД центральний процесор

Центральний процесор в загальному випадку містить у собі:

3.1 Арифметико-логічний пристрій

Арифметико-логічний пристрій (АЛП) - центральна частина процесора, що виконує арифметичні і логічні операції.

АЛУ складається з регістрів, суматора з відповідними логічними схемами і елемента управління виконуваних процесом. Пристрій працює відповідно до повідомляються йому іменами (кодами) операцій, які при пересиланні даних потрібно виконати над змінними, поміщається в регістри.

На материнській платі шина може також складатися з безлічі паралельно йдуть через всіх споживачів даних провідників (наприклад в архітектурі IBM PC).

Основною характеристикою шини даних є її ширина в бітах. Ширина шини даних визначає кількість інформації, яку можна передати за один такт.

Розрядність шини даних визначається розрядністю процесора (ЦП)

Регістр процесора - надшвидка пам'ять всередині процесора, призначена насамперед для зберігання проміжних результатів обчислення (регістр загального призначення / регістр даних) або містить дані, необхідні для роботи процесора - зміщення базових таблиць, рівень доступу і т. Д. (Спеціальні регістри).

Регістр являє собою цифрову електронну схему, що служить для тимчасового зберігання двійкових чисел. У процесорі є значна кількість регістрів, велика частина яких використовується самим процесором і недоступна програмісту. Наприклад, при вибірці з пам'яті черговий команди вона поміщається в регістр команд. Програміст звернутися до цього регістру не може. Є так само регістри, які в принципі програмно доступні, але звернення до них здійснюється з програм операційної системи (наприклад керуючі регістри і тіньові регістри дескрипторів сегментів). Цими регістрами користуються в основному розробники операційних систем.

Доступ до значень, що зберігаються в регістрах як правило в кілька разів швидше, ніж доступ до осередків оперативної пам'яті (навіть якщо кеш-пам'ять містить потрібні дані), але обсяг оперативної пам'яті набагато перевершує сумарний обсяг регістрів (обсяг середнього модуля оперативної пам'яті сьогодні становить 1 Гб - 4 Гб [1], сумарна «ємність» регістрів загального призначення / даних для процесора Intel 80x86 16 бітів * 4 = 64 біта (8 байт)).

3.4 Лічильник команд

У більшості процесорів, після виконання команди, якщо вона не порушує послідовності команд (напр. Команда переходу), лічильник автоматично збільшується (постинкрементом). Поняття лічильника команд сильно пов'язано з фон Неймановская архітектурою, одним з принципів якої є виконання команд один за одним в певній послідовності.

Кеш (англ. Cache, від фр. Cacher - ховати) - проміжний буфер з швидким доступом, що містить копію тієї інформації, яка зберігається в пам'яті з менш швидким доступом, але з найбільшою ймовірністю може бути звідти запрошені. Доступ до даних в кеші йде швидше, ніж вибірка вихідних даних з повільної пам'яті або їх переобчислення, за рахунок чого зменшується середній час доступу.

Кеш центрального процесора

Ряд моделей центральних процесорів (ЦП) володіють власним кешем, для того щоб мінімізувати доступ до оперативної пам'яті (ОЗУ), яка повільніше, ніж регістри. Кеш-пам'ять може давати значний виграш в продуктивності, в разі коли тактова частота ОЗУ значно менше тактової частоти ЦП. Тактова частота для кеш-пам'яті зазвичай не набагато менше частоти ЦП.

Кеш центрального процесора розділений на кілька рівнів. Для універсальних процесорів - до 3. Кеш-пам'ять рівня N + 1 як правило більше за розміром і повільніше за швидкістю обороту і передачі даних, ніж кеш-пам'ять рівня N.

Найшвидшим пам'яттю є кеш першого рівня - L1-cache. По суті, вона є невід'ємною частиною процесора, оскільки розташована на одному з ним кристалі і входить до складу функціональних блоків. Складається з кешу команд і кеш даних. Деякі процесори без L1 кешу не можуть функціонувати. На інших його можна відключити, але тоді значно падає продуктивність процесора. L1 кеш працює на частоті процесора, і, в загальному випадку, звернення до нього може проводитися кожен такт (найчастіше є можливим виконувати навіть кілька читань / записів одночасно). Латентність доступу зазвичай дорівнює 2? 4 тактів ядра. Обсяг зазвичай невеликий - не більше 128 Кбайт.

Другим за швидкодією є L2-cache - кеш другого рівня. Зазвичай він розташований або на кристалі, як і L1, або в безпосередній близькості від ядра, наприклад, в процесорному картриджі (тільки в слотових процесорах). У старих процесорах - набір мікросхем на системній платі. Обсяг L2 кеша від 128 Кбайт до 1? 12 Мбайт. В сучасних багатоядерних процесорах кеш другого рівня, перебуваючи на тому ж кристалі, є пам'яттю роздільного користування - при загальному обсязі кеша в 8 Мбайт на кожне ядро доводиться по 2 Мбайта. Зазвичай латентність L2 кешу, розташованого на кристалі ядра, становить від 8 до 20 тактів ядра. На відміну від L1 кеша, його відключення може не вплинути на продуктивність системи. Однак, в задачах, пов'язаних з численними зверненнями до обмеженою області пам'яті, наприклад, СУБД, продуктивність може впасти в десятки разів.

Кеш третього рівня найменш швидкодіючий і зазвичай розташований окремо від ядра ЦП, але він може бути дуже значного розміру - більш 32 Мбайт. L3 кеш повільніше попередніх кешей, але все одно значно швидше, ніж оперативна пам'ять. У багатопроцесорних системах знаходиться в загальному користуванні.

Відключення кешу другого і третього рівнів зазвичай використовується в математичних задачах, наприклад, при обрахунку полігонів, коли обсяг даних менший за розмір кеша. В цьому випадку, можна відразу записати всі дані в кеш, а потім проводити їх обробку.

При однаковому обсязі кешу схема з більшою асоціативністю буде найменш швидкої, але найбільш ефективною.

3.6 Математичний співпроцесор

Математичний співпроцесор - співпроцесор для розширення командного безлічі центрального процесора і забезпечує його функціональністю модуля операцій з плаваючою комою, для процесорів, які не мають інтегрованого модуля.

Модуль операцій з плаваючою комою (або з плаваючою точкою; англ. Floating point unit (FPU)) - частина процесора для виконання широкого спектру математичних операцій над числами.

Простим «цілочисельним» процесорам для роботи з речовими числами і математичними операціями потрібні відповідні процедури підтримки і час для їх виконання. Модуль операцій з плаваючою комою підтримує роботу з ними на рівні примітивів - завантаження, вивантаження дійсного числа (в / із спеціалізованих регістрів) або математична операція над ними виконується однією командою, за рахунок цього досягається значне прискорення таких операцій.

4. 4. МІКРОПРОЦЕСОРИ, багатопроцесорноїсистеми, Тактова частота І розрядний процесор.

Сучасні процесори виконуються у вигляді мікропроцесорів.

Фізично мікропроцесор являє собою інтегральну схему - тонку пластинку кристалічного кремнію прямокутної форми площею всього кілька квадратних міліметрів, на якій розміщені схеми, що реалізують всі функції процесора.

Кристал-пластинка зазвичай міститься в пластмасовому або керамічний плоский корпус і з'єднується золотими проводками з металевими штирями, щоб його можна було приєднати до системної плати комп'ютера.

В обчислювальній системі може бути кілька паралельно працюючих процесорів; такі системи називаються багатопроцесорними.

Швидкість процесора вимірюється в мегагерцах (MHz). Це дає приблизне уявлення про те, скільки операцій він виконує в секунду. Хоча можна з упевненістю сказати, що 200 MHz Pentium MMX працює швидше, ніж 166 MHZ Pentium MMX. Подібні порівняння можливі тільки всередині сім'ї процесорів. Порівняння швидкостей в мегагерцах Pentium MMX і Pentium II або чіпа від іншого виробника неможливі, оскільки інструкції обробляються по-різному.

Процесор апаратно реалізується на великій інтегральній схемі (БІС). Велика інтегральна схема насправді не є "великий" за розміром і являє собою, навпаки, маленьку плоску напівпровідникову пластину розміром приблизно 20х20 мм. укладену в плоский корпус з рядами металевих штирів (контактів). БІС є "великий" за кількістю елементів.

Використання сучасних високих технологій дозволяє розмістити на БІС процесора величезна кількість (42 мільйони в процесорі Pentium 4) функціональних елементів (перемикачів), розміри яких становлять усього близько 0,13 мікрон (1 мікрон = 10-6 метра).
і т.д.