регістри пам’яті

Регістри пам'яті (паралельні регістри) - найпростіший вид регістрів. Їх призначення - зберігати двійкову інформацію невеликого обсягу протягом короткого проміжку часу. Дані регістри представляють із себянабор синхронних тригерів, кожен з яких зберігає один розряд двійкового числа. Введення (запис) і висновок (зчитування) інформації проводиться одночасно в усіх розрядах паралельним кодом. Введення забезпечується тактовим командним імпульсом. З приходом чергового тактового імпульсу відбувається оновлення записаної інформації.

При побудові паралельних регістрів зазвичай використовуються найпростіші асинхронні RS- тригери і синхронні RS- і D -тригер. На рис. 6.9 представлений один з варіант паралельних регістрів. Регістр на базі асинхронних RS -тригер перед занесенням чергового n-розрядного числа зі входів x1. хп вимагає попереднього скидання всіх триг-геров в нульовий стан. Скидання проводиться сигналом R = 0. Введення інформації в регістр відбувається по сигналу А = 1, R = 1. Якщо на деякому i- м вході Xi = 1, то Si = = 0 і даний тригер (з інверсним керуванням) перемикається в стан''1'' . Якщо на вході Хj = 0, то Sj = = 1 і j-й тригер зберігає стан''0''. Виведення інформації з реєстру проводиться по сигналу В = 1, який визначає со-стояння виходів yк =. Якщо В = 0, то на всіх виходах встановлюються рівні''логіческой 1'', а при В = 1 маємо yк = Qк. Основний недолік даного регістра - необхід-ність попереднього очищення регістра, через що оновлення інформації здійснюється за два такти.

Регістр зберігання типу К155ІР15 може служити прикладом пристрою з трьома вихідними станами. Він складається з чотирьох D-тригерів з незалежними інформаційними входами (D1-D4) і загальним синхронизирующим входом С. Виходи тригерів Q1-Q4 - прямі. Є також два рівноцінних дозволяють входу Е1 і Е2, вхід установки нулів R і два EZ1 і EZ2 для перекладу мікросхеми в третій стан.

На рис. 6.10 наведено умовне зображення мікросхеми К155ІР15.