тактовий генератор

Тактовий генератор має в своєму складі низькочастотний RC-генератор, Основний тактовий генератор і модуль ФАПЧ (PLL). Він виробляє такі тактові сигнали:

  • SLCK, низькочастотний тактовий сигнал, постійний в межах системи
  • MAINCK вихід основного тактового генератора
  • PLLCK вихід модуля ФАПЧ і дільника частоти

Інтерфейс тактового генератора вбудований в контролер управління споживаної потужності PMC і описаний в главі 26.9. Однак імена регістрів тактового генератора об'єднані в групі CKGR_.

25.2 Низькочастотний RC генератор

Низькочастотний RC генератор - єдиний постійний тактовий сигнал в межах системи, включаючи контролер управління споживаної потужності PMC. Це необхідний сигнал для роботи PMC. Користувач повинен враховувати можливий дрейф RC генератора. Більш детальна інформація наведена в секції характеристик по постійному струму.

25.3 Основною тактовий генератор

На ріс.25-1 приведена структурна схема тактового генератора.

тактовий генератор

Мал. 25-1. Структурна схема тактового генератора

25.3.1 Включення основного тактового генератора

Тактовий генератор включає в себе основний тактовий генератор, що працює з кварцовим резонатором частотою від 3 до 20 МГц. Типова схема включення кварцу приведена на ріс.25-2. При роботі з кварцом на частотах до 8 МГц потрібна установка резистора номіналом 1 кОм. До висновків XIN і XOUT підключаються конденсатори ємністю по 25 пФ. Отже, ємності CL1 і CL2 можна не встановлювати, при використанні кварцу з вхідною ємністю рівною 12,5 пФ. Більш детальна інформація по електричним характеристикам приведена в секції характеристик по постійному струму.

тактовий генератор

Мал. 25-2. Типова схема включення кварцового резонатора

25.3.2 Час запуску основного тактового генератора

Час запуску основного тактового генератора приведено в секції характеристик по постійному струму. Час запуску залежить від частоти кварцу і зменшується з ростом частоти.

25.3.3 Управління основним тактовим генератором

Для зменшення споживання потужності при запуску системи основний тактовий генератор відключений, при цьому обраний низькочастотний RC генератор.

Програмно можливо включити / відключити основний тактовий генератор для зменшення споживаної потужності. Для цього проводиться скидання MOSCEN біта в регістрі основного генератора (CKGR_MOR).

Відключення основного тактового генератора скиданням MOSCEN біта в CKGR_MOR призводить до автоматичного скидання MOSCS біта в регістрі PMC_SR, повідомляючи, що основний тактовий генератор відключений.

При дозволеному основному генераторі, користувач повинен ініціалізувати лічильник основного генератора значенням, відповідним часу запуску генератора. Час запуску залежить від частоти підключеного кварцу.

Після запису MOSCEN біта і значення OSCOUNT в регістр CKGR_MOR для вирішення основного генератора, MOSCS біт в регістрі статусу PMC_SR скидається. Лічильник починає відлік на спадання від значення OSCOUNT з частотою сигналу в 8 разів меншою частоти сигналу SLCK. Так як значення OSCOUNT кодується 8-ю бітами, то максимальний час старту становить приблизно 62 мс.

При досягненні лічильником нуля, MOSCS встановлюється, повідомляючи, що частота основного генератора встановилася. Установка MOSCS біта в PMC_IMR може побут джерелом переривання для процесора.

25.3.4 Лічильник установки частоти основного генератора

Лічильник установки частоти основного генератора дозволяє точно визначити частоту підключеного кварцового резонатора. Це може бути корисно для програми бут завантажувача для конфігурації мікроконтролера правильним значенням тактового сигналу, незалежно від програми.

Лічильник установки частоти основного генератора починає рахунок на швидкості основного тактового генератора після появи позитивного фронту низькочастотного генератора (сигналу SLCK), після стабілізації основного тактового генератора, тобто, як тільки встановлений MOSCS біт. Потім по 16 ому негативному фронту сигналу SLCK встановлюється MAINRDY біт в регістрі основний тактової частоти CKGR_MCFR (Main Clock Frequency Register) і лічильник зупиняє рахунок. Це значення може бути лічено в поле MAINF регістра CKGR_MCFR і дорівнює числу циклів основного тактового генератора за 16 періодів сигналу SLCK. Таким чином, може бути визначена частота підключеного кварцового резонатора.

25.3.5 Підключення зовнішнього генератора

Замість підключення кварцу до контролера можна підключити зовнішній генератор. В цьому випадку зовнішній тактовий сигнал подається на висновок XIN. Вхідні характеристики виведення XIN в цих умовах наведені в секції електричних характеристик. Програміст повинен не забути встановити OSCBYPASS біт в 1, а MOSCEN біт в 0 в регістрі основного генератора CKGR_MOR (Main OSC Register) для правильної роботи з зовнішнім тактовим сигналом.

25.4 ФАПЧ і Дільник частоти

ФАПЧ включена у вхідний дільник для збільшення точності результуючого тактового сигналу. Проте, користувач повинен вибрати мінімальне значення частоти на вході ФАПЧ при програмуванні подільника.

На ріс.25-3. приведена структурна схема ФАПЧ і дільник частоти.

тактовий генератор

Мал. 25-3. Структурна схема ФАПЧ і дільник частоти

25.4.1 Фільтр ФАПЧ

Схема ФАПЧ вимагає підключення зовнішнього фільтра 2-го порядку через висновок PLLRC. На ріс.25-4 приведена схема такого фільтра.

тактовий генератор

Мал. 25-4. Схема фільтра для ФАПЧ

Номінали R, C1 і C2, підключені до висновку PLLRC, розраховуються як функції вхідний частоти ФАПЧ, вихідний частоти ФАПЧ і фази. Вибір оптимального значення здійснюється за зсувом вихідного сигналу і часу запуску.

25.4.2 Програмування схеми ФАПЧ і дільник частоти

Дільник може бути встановлений в діапазоні від 1 до 255. При запису в поле подільника DIV нуля, на виходах відповідного дільника і ФАПЧ встановлюється сигнал низького рівня. Після скидання, в кожне поле DIV записується нуль, що призводить до встановлення нуля на відповідних тактових входах ФАПЧ.

Схема ФАПЧ допускає множення сигналів з виходів дільників. Частота тактового сигналу ФАПЧ залежить від частоти вихідного сигналу і параметрів DIV і MUL. Значення вихідний частоти визначається виразом (MUL + 1) / DIV. Запис в поле MUL нуля призводить до відключення ФАПЧ. Включення схеми ФАПЧ здійснюється записом в поле MUL значення більшого нуля.

Після включення ФАПЧ або зміни одного з її параметрів LOCK біт в регістрі PMC_SR автоматично скидається. Значення, записані в полі PLLCOUNT в регістрі CKGR_PLLR, завантажуються в лічильник ФАПЧ. Лічильник ФАПЧ після цього декрементируется на швидкості сигналу SLCK до досягнення нуля. У цей момент LOCK біт в регістрі PMC_SR встановлений і може сформувати переривання для процесора. Користувач повинен завантажити число тактів сигналу SLCK в поле PLLCOUNT, що визначає час перекриття перехідного процесу ФАПЧ. Тривалість перехідного процесу залежить від фільтра ФАПЧ. Початкові параметри ФАПЧ і вихідна частота можуть бути обчислені з використанням спеціальної утиліти надається фірмою Atmel.