Підсистема пам’яті МПС

Пам'ять може бути внутрішньої і зовнішньої. Зовнішньої називають пам'ять на магнітних, оптичних дисках, стрічках і т.п. Внутрішня пам'ять виконується, найчастіше, на мікросхемах. Внутрішня або основна пам'ять може бути двох типів: оперативний пристрій (ОЗУ) або ЗУ з довільною вибіркою (ЗУПВ) і постійне ЗУ (ПЗУ). ОЗУ, крім того, позначається - (RAM. Random Access Memory), а ПЗУ - (ROM. Read Only Memory). Отримала також поширення Флеш (Flash) пам'ять, що має особливості і ОЗУ і ПЗУ і незалежна пам'ять (Nonvolatile - NV) на батарейках. Остання назва умовно, так як ПЗУ і Флеш пам'ять, також енергонезалежний. У ОЗУ коди відповідно до вирішуваних завдань постійно змінюються і повністю пропадають при виключенні живлення. У ПЗУ зберігаються керують роботою ЕОМ стандартні програми, константи, таблиці символів і інша інформація, яка зберігається і при виключенні комп'ютер. ОЗУ підрозділяються на статичну пам'ять (SRAM), динамічну (DRAM), реєстрову (RG). ПЗУ можуть бути: масковий - запрограмованими на заводі виробнику (ROM), одноразово-програмованими користувачем ППЗУ (PROM або OTP), багаторазово-програмованими (репрограмміруемом) користувачем РПЗ У з ультрафіолетовим стиранням (EPROM) або c електричним стиранням (EEPROM). Широке поширення знайшли також програмовані логічні матриці і пристрої (PLM, PML, PLA, PAL, PLD, FPGA і т.д.) з великим вибором логічних елементів і пристроїв на одному кристалі.
Залежно від типу ЗУ елементом пам'яті (ЕП) може бути: тригер, мініатюрний конденсатор, транзистор з "плаваючим затвором", плавка перемичка (або її відсутність). Упорядкований набір ЕП утворює комірку пам'яті (ЯП). Кількість елементів пам'яті в осередку (довжина слова) зазвичай кратно 2n (1,4,8,16, 32,64 ..), причому величини понад 8-ми досягаються, як правило, угрупованням мікросхем з меншою кількістю ЕП. Кількість ЕП в ЯП іноді називається довжиною слова. Основними характеристиками мікрсхем пам'яті є: інформаційна ємність, швидкодію і енергоспоживання. Ємність ЗУ найчастіше виражається в одиницях кратних числу 210 = 1024 = 1K. Для довжини слова рівній біту (одному двійковому розряду) або байту (набору з восьми біт) ця одиниця називається кілобіт або кілобайті т і позначається Kb або KB.

ОЗУ статичного типу (SRAM)

CS і вхід дозволу запису -

WE, який часто позначають по іншому -

На малюнку внизу показаний фрагмент внутрішньої структури мікросхеми, за яким можна простежити основні режими її роботи. Тут же дано умовне позначення мікросхеми.

На малюнку схеми з відкритим колектором і третім станом позначені ОК і Z - відповідно. Точками виділений один (j-ий) з восьми елементів i-ой осередки пам'яті. Схема І з номером i = (r * 2k + c) є одним з 2n вихідних вузлів прямокутного дешифратора, де r і c - номера рядків і стовпців матриці. Інверсний вхід (C) hip (S) elect -

CS, у всіх мікросхемах, де він зустрічається, служить для приведення схеми в робочий стан низьким рівнем сигналу на цьому вході. якщо

CS = 1 (пасивний рівень), мікросхема - не вибрана і операції з нею робити неможливо. З рис. видно, що в цьому випадку на L-вході D-тригера - нуль, запис неможливий і тригер зберігає раніше записаний біт. Прочитати вихідний код - Q теж не можна, тому що на прямому вході EO дозволу виходу забороняє нульовий сигнал і вхід / вихід DIOi знаходиться в третьому стані. З надходженням

CS = 0, схеми АБО-НЕ розблокуються і далі все залежить від значень сигналів

OE. У режимі запису сигнал

WE = 0. Тому незалежно від значення сигналу

OE = 0 і при Yr = Yc = 1, вихідний сигнал

Q після інверсії елементом Іij з відкритим колектором проходить на вихід DIOi. Слід звернути увагу на те, що виходи всіх 2n j-их елементів пам'яті повинні підключатися до загального j-му висновку мікросхеми - DIOj. Таке об'єднання виходів можливо за допомогою схемного або монтажного І (АБО). Монтажне І (АБО) не вимагає додаткових схем і може виконуватися на елементах з відкритим колектором Іліс третім станом. Усередині даної схеми j-е виходи ЕП об'єднані спільною резистори Rj, який слугує навантаженням елементів І-НЕij з відкритим колектором.
Для збільшення інформаційної ємності, окремі мікросхеми групуються в банки і їх однойменні виходи повинні об'єднуватися. З цієї причини виходи всіх мікросхем пам'яті виконуються з відкритим колектором або з третім станом.
У ЕОМ статичне ОЗУ використовується в швидкодіючої Cash-пам'яті.
Статична пам'ять може бути синхронною і асинхронної. У асинхронної пам'яті видача і прийом інформації визначається подачею комбінаційних сигналів. У синхронної пам'яті видача і прийом інформації тактується.

Мал. 7.8 Цикли читання і запису статичної ОЗУ

WE управляє записом / читанням. Оперативна пам'ять персональних ЕОМ - (SIMM, EDO, SDRAM ..) є динамічною пам'яттю. Час звернення до неї менше 10нс, а ємність досягає 256M в одному корпусі.
Динамічна пам'ять може бути синхронною і асинхронної. У асинхронної пам'яті видача і прийом інформації визначається подачею комбінаційних сигналів. У синхронної пам'яті видача і прийом інформації тактується.
Всі тимчасові сигнали визначені щодо сигналу CLK.

Все DRAM мають кілька режимів роботи - читання / запису, сторінковий режим читання / запису, режим регенерації.

Мал. 7.11 Режим читання / запису

Мал. 7.12 Режим читання / запису в сторінковому режимі

Запам'ятовує осередок динамічного типу зберігає інформацію у вигляді заряду ємності. Струм витоку назад зміщеного p-n переходу становить не більше 10-10 A (0,1 нa), а ємність - 0,1..0,2 пФ, отже постійна часу розряду - більше 1 мс. Тому через кожні 1..2 мС потрібно виробляти підзаряд ємностей запам'ятовуючих елементів - регенерацію динамічної пам'яті.

Мал. 7.13. Управління регенерацією динамічної пам'яті

Регенерація "за таймером"

Недоліком такого способу регенерації є значна втрата часу на регенерацію - до декількох відсотків часу роботи МПС, причому цей час може зростати зі зростанням обсягу пам'яті МПС. Таким чином, використання методу регенерації за таймером знижує продуктивність МПС, тому що при виконанні регенерації МП перебуває в стані очікування.

Головним достоїнством методу прозорою регенерації є відсутність простоїв МП при регенерації ОЗУ, оскільки для регенерації вибираються такі моменти часу, коли МП не займає системну шину. Одного разу почавши регенерацію, зовсім не обов'язково проводити її повністю. Цикли регенерації можуть чергуватися з процесорними циклами, головне, щоб процес регенерації накопичувача завершився за час, що не перевищує 2 мС. Багато МП формують спеціальні сигнали, які відзначають зайнятість шини. Ці сигнали можна використовувати для управління тригером регенерації. Якщо МП (наприклад, i8080) не формує сигналу зайнятості магістралі, то такий сигнал можна сформувати спеціальної зовнішньої схемою.
Так, в машинному циклі МП i8080 можуть з'являтися такти T4, T5, в яких МП не займає системну шину. Ці моменти часу можна виділяти спеціальної схемою і використовувати для регенерації.
Мікропроцесор Z80 має вбудований лічильник регенерації і забезпечує цей процес самостійно паралельно з внутрішньою обробкою інформації на кристалі. У більшості МП не передбачені кошти забезпечення регенерації, тому що в МПС може й не бути динамічна пам'ять. Однак, в складі мікропроцесорних комплектів випускаються спеціальні БІС контролерів регенерації. Як приклад коротко розглянемо структуру і функціонування БІС К1818ВТ03 - "Контролер динамічної пам'яті". на
Мал. 7.14 показана структура БІС 565РУ5 (64К? 1), а на Рис. 7.15 - тимчасова діаграма її роботи.

Мал. 7.14. Структура БІС динамічного ОЗУ

Контролер динамічної пам'яті

Мал. 7. 16. Контролер динамічного ОЗУ

Регенерація "розміщення даних"

Найпоширенішою пам'яттю на сьогоднішній день для IBM PC є два види пам'яті
SDRAM synchronic dynamic random access memory
DDR SDRAM double data rate synchronic dynamic random access memory

Мал. 7.17. Тимчасові діаграми роботи SDRAM і DDR SDRAM

CL (CAS latency) - кількість тактів до першого DOUT

Репрограмміруемом ПЗУ (EPROM, EEPROM)

Лише один раз програмований ПЗУ (OTP, PROM)

ППЗУ як елементи пам'яті мають набір плавких перемичок, які в процесі програмування перепалювати імпульсами струму. На ріс.7.18 наведена схема ППЗУ.

Енергонезаваісімая пам'ять (NVRAM, Flash)

Будь-яка пам'ять зберігає дані при відключенні зовнішнього джерела живлення може вважатися незалежною - NonVolatile Memory, однак цей термін більше утвердився за статичної оперативної пам'яттю:

з вбудованою в мікросхему літієвої батарейкою великої місткості,
з додатковою EEPROM на тому ж кристалі, причому обмін даними між SRAM і EEPROM виробляється, або програмно, або автоматично при падінні / відновленні напруги.

Збільшення розрядності комірки пам'яті

Якщо потрібно зберігати дані розміром в n-біт, а довжина слова осередки пам'яті m-біт (n> m), то вдаються до нарощування довжини слова. Робиться це шляхом об'єднання n / m - мікросхем в групи, причому всі однойменні входи, крім інформаційних, з'єднуються між собою. Наприклад, якщо потрібно динамічна пам'ять ємністю 256K з довжиною слова рівній байту, то необхідно об'єднати 8/1 = 8 мікросхем типу 565РУ7, як це показано на ріс.7.19

Збільшення кількості елементів пам'яті