Ноу Інти, лекція, пристрої ЕОМ
Центральний процесор ЕОМ
Основу центрального процесора ПЕОМ становить мікропроцесор (МП) - обробляє пристрій, що служить для арифметичних і логічних перетворень даних, для організації звернення до ОП і ВНУ і для управління ходом обчислювального процесу. В даний час існує велика кількість різновидів мікропроцесорів, що розрізняються призначенням, функціональними можливостями, структурою, виконанням. Найбільш істотними класифікаційними відмінностями між ними найчастіше виступають:
- призначення (мікропроцесори для серверів і потужних додатків; МП для персональних комп'ютерів і т.д.);
- кількість розрядів в оброблюваної інформаційної одиниці (8-бітові, 16-бітові, 32-бітові, 64-бітові та ін.);
- технологія виготовлення (0.5мкм-технологія; 0.35мкм; 0.25мкм; 0.18мкм; 0.13мкм; 0.07мкм, і т.п.).
Узагальнена структурна схема 32-розрядного мікропроцесора x86 (серії Pentium) приведена на ріс.15.3.
Умовно мікропроцесор можна розділити на три частини: виконавчий блок (Execution Unit - EU), пристрій сполучення з системною магістраллю (Bus Interface Unit - BIU) і блок управління мікропроцесором (Control Unit - CU).
У виконавчому блоці знаходяться: арифметичний блок (кеш даних - DATE CACHE. Мікросхеми арифметико-логічного пристрою - АЛУ, регістр прапорів), регістри загального призначення (РОН) EAX, EBX, ECX, EDX; загальні регістри ESI. EDI. ESP. EBP.
У регістрі прапорів кожен розряд має строго певне призначення. Зазвичай розряди регістра прапорів встановлюються апаратно при виконанні чергової операції в залежності від одержуваного в АЛУ результату. При цьому фіксуються такі властивості одержуваного результату, як нульовий результат, негативне число, переповнення розрядної сітки АЛУ і т.д.
Регістри загального призначення EAX, EBX, ECX, EDX мають довжину по 32 біта. Кожен з них ділиться на два 16-бітових регістра, молодший з яких має своє ім'я (що забезпечує сумісність з 16-розрядними версіями мікропроцесорів). Так, в регістрі EAX міститься 16-бітний регістр AX. в регістрі EBX міститься регістр BX. в ECX - регістр CX. в EDX - регістр DX. Кожен з 16-бітових регістрів, в свою чергу, складається з двох 8-бітних регістрів, що мають свої імена. Наприклад, АХ (акумулятор) ділиться на AH і AL. регістр бази (Base Register) - BX. ділиться на BH і BL. Лічильник (Count Register) CX включає регістри CH і CL. Регістр даних (Data Register) DX містить регістри DH і DL. Кожен з коротких регістрів може використовуватися самостійно або в складі реєстрової пари. Умовні назви (акумулятор, регістр бази, лічильник, регістр даних) не обмежують застосування цих регістрів - ці назви говорять про найбільш частому їх використанні або про особливості застосування того чи іншого регістра в тій чи іншій команді. Буква "Н" в імені 8-бітного регістру означає верхній (або старший) регістр, буква "L" - молодший (тобто молодший байт 16-бітного регістра або молодший однобайтном регістр двухбайтное регістра).
Мал. 15.3. Узагальнена структурна схема 32-розрядного мікропроцесора
Ці регістри використовуються для операцій з даними, такими як порівняння, математичні операції або запис даних в пам'ять. Регістр СХ найчастіше застосовується як лічильник циклів.
Загальні регістри - ESP. EBP. ESI. EDI також 32-бітові, молодша половина яких доступна як регістри S P, B P, SI, DI.
Блок управління мікропроцесором містить сегментні регістри. системні регістри і блок вироблення керуючих сигналів мікропроцесора.
CS - сегмент коду виконуваної в даний момент програми.
DS - сегмент даних програми, що виконується, тобто константи, рядкові посилання і т.д.
SS - сегмент стека виконуваної програми.
ES, FS, GS - додаткові сегменти, які в деяких програмах можуть не використовуватися.
Системні регістри GDTR і LDTR є регістрами глобальної та локальної дескрипторних таблиць. GDTR має довжину 48 біт, LDTR - 16 біт (точніше, 16 біт - це тільки "видима" частина цього регістра).
Структурна схема блоку вироблення керуючих сигналів мікропроцесора наведено на ріс.15.4.
В її структуру входять лічильник команд. АЛУ, конвеєр команд і група керуючих, налагоджувальних і тестових регістрів.
Мал. 15.4. Структурна схема блоку вироблення керуючих сигналів
Конвеєр команд МП зберігає кілька команд, що дозволяє при виконанні лінійних програм поєднати підготовку чергової команди з виконанням поточної. Команди в конвеєр команд надходять з внутрішньої магістралі мікропроцесора і накопичуються в кеші команд. Блок передвибірки і прогнозування переходів здійснює трансляцію команд x86 в RISС-команда, прогнозує послідовність виконання команд і направляє отримані послідовності команд в відповідні гілки конвеєра команд (U, V, ...). Кожен конвеєр команд має свій буфер (пам'ять магазинного типу FIFO), з якого команди надходять до відповідного регістру команд для виконання.
Керуючі регістри - CR0, CR1, CR2, CR3, - мають довжину по 32 біта. Ці регістри встановлюють режим роботи процесора (нормальний, захищений і т.д.), контролюють постраничное розподіл пам'яті, і т.д. Вони доступні тільки для привілейованих програм. Молодша частина регістра CR0 використовується як слово стану машини.
Система команд мікропроцесора
Всі команди програми виконуються послідовно, команда за командою, в тому порядку, як вони записані в пам'яті ЕОМ (природний порядок проходження команд). Цей порядок характерний для лінійних програм. тобто програм, що не містять розгалужень.
Сімейство мікропроцесорів фірми Intel, починаючи від 8086 і аж до Pentium останніх моделей, має базову систему команд, до складу якої входять такі групи:
команди пересилання даних:
- основні (додавання, віднімання, множення, ділення);
- додаткові (INS, DEC і ін.);
Взаємодія елементів при роботі мікропроцесора
З операції в регістрі команд виділяється код операції. який надходить в УУ виконавчого блоку для вироблення керуючих сигналів, які налаштовують мікропроцесор на виконання необхідної операції.