мікропроцесори powerpc

Архітектура PowerPC використовується в декількох сімействах мікропроцесорів

Ключову роль у створенні сімейства мікропроцесорів PowerPC зіграла корпорація IBM (www.ibm.com). Справа в тому, що за основу створюваного сімейства був узятий її процесор POWER (Performance Optimization With Enhanced RISC). Варто зазначити, що істотний внесок в розвиток фундаментальної концепції RISC-архітектури внесли вчені з Дослідницького центру IBM, де в середині 70-х років був розроблений міні-комп'ютер IBM 801. Подальший розвиток цих ідей знайшло відображення при створенні концепції POWER в кінці 80-х . Згодом саме ця архітектура стала основою декількох сімейств робочих станцій і серверів корпорації.

Мікропроцесор PowerPC 750

PowerPC поклала початок однокристальної архітектурі POWER. Крім того, в ній було зроблено декілька спрощень з метою пристосування для однокристальних процесорів: виключені команди, які могли б стати перешкодою підвищення тактової частоти; усунені архітектурні перешкоди суперскалярной обробці і позачергового виконання команд; додані властивості, необхідні для підтримки симетричною багатопроцесорної обробки; її розрядність розширена до 64. Відзначимо, що PowerPC підтримує ту ж саму базову модель програмування і призначення кодів операцій команд, що і архітектура POWER.

При використанні проектних норм 0,5 мкм процесор розміщувався на кристалі площею 98 кв. мм і містив 2,8 млн. транзисторів. На частоті 100 МГц він споживав приблизно 3,2 Вт. Ще однією новинкою в цьому процесорі стала поява трьох режимів, а також пристрої динамічного управління енергоспоживанням. При використанні проектних норм 0,35 мкм площа кристала зменшується до 79 кв. мм.

На жаль, корпорації Motorola і IBM будували абсолютно різні плани щодо мікропроцесорів PowerPC. Так, IBM все більше орієнтувала свої кристали на власні сервери і робочі станції. У той же час Motorola, хоча і продовжувала виробляти 32-розрядні мікросхеми для комп'ютерів Apple, стала промацувати можливості застосування PowerPC в комунікаційному устаткуванні.

Однією з особливостей PowerPC 750 була відмінна від використовуваної в попередніх версіях PowerPC схема кешування. Мікросхема мала виділену шину, за допомогою якої кеш-пам'яті другого рівня (ємністю 0,5; 1 або 2 Мб) під'єднують безпосередньо до кристалу (така схема кешування називається Back Side), а не через системну шину. При цьому виділена шина працювала на подвоєною тактовій частоті (системної шини), завдяки чому з'являлася можливість використання мікросхем пам'яті типу SRAM 233 МГц. Кристали PowerPC 750, що працюють на тактових частотах від 200 до 500 МГц, виконувалися з урахуванням проектних норм 0,25 (PID8t) і 0,22 (PID8p) мкм.

Версія мікропроцесора PowerPC 750CX відрізнялася наявністю вбудованої двухвходових набірний-асоціативної 256-кілобайтовий кеш-пам'яті. Відзначимо, що восьмівходовий набірний-асоціативна кеш-пам'ять першого рівня для команд і даних має обсяг по 32 Кб кожна. Кристал виконаний з урахуванням проектних норм 0,18 мкм, з шестіслойной мідної металізацією. Робочі тактові частоти становлять 366, 400 і 466 МГц.

На закінчення варто відзначити, що архітектура POWER в цьому році отримає розвиток в новому процесорі Power4. Ця мікросхема, взагалі кажучи, містить два процесори, які поділяють загальну кеш-пам'ять другого рівня з пропускною спроможністю понад 100 Гб / с. Зв'язок процесорів з кеш-пам'яттю другого рівня, так само як і з іншими мікросхемами, здійснюється за допомогою комутатора (55 Гб / с). Для забезпечення когерентності кеш-пам'яті і пересилання даних в кеш-пам'яті другого рівня застосовується спеціальний протокол.

Обидва процесора Power4 мають два конвеєрних блоку для роботи з 64-розрядними операндами з плаваючою комою на частоті 1 ГГц. У процесорах реалізується позачергове виконання команд. Вони містять роздільні кеш-пам'яті команд і даних першого рівня ємністю по 64 КБ кожна. Крім розділяється кеш-пам'яті на кристалі другого рівня допускається застосування зовнішньої кеш-пам'яті третього рівня. Для освіти мультипроцесорних конфігурацій є три канали з сумарною пропускною спроможністю 45 Гб / с.

Мікропроцесор буде реалізований на кристалі площею 400 кв. мм, що містить 170 млн. транзисторів. Він створюється з дотриманням проектних норм 0,18 мкм, використанням технології SOI і пятислойной мідної металізації. Для організації SMP-систем планується розміщувати чотири мікросхеми (вісім процесорів) в один MCM-модуль (Multi-chip Ceramic Module).

Система призначена для автоматизації операційної діяльності за змістом, відбудови, розвитку майнових ...

Модуль «Засідання» забезпечує роботу з документами, використовуваними при підготовці і проведенні засідань (нарад ...

Більшу частину життя співробітники підприємств і організацій проводять на роботі. З першого дня появи ...

Новітня версія програми обробки фотографій Adobe Photoshop CS6 не тільки має значно ширший за ...