Регенерація динамічної пам’яті

Запам'ятовує осередок динамічного типу зберігає інформацію у вигляді заряду ємності. Струм витоку назад зміщеного p-n переходу становить не більше 10-10 A (0,1 нa), а ємність - 0,1..0,2 пФ, отже постійна часу розряду - більше 1 мс. Тому через кожні 1..2 мС потрібно виробляти підзаряд ємностей запам'ятовуючих елементів - регенерацію динамічної пам'яті.

В

динамічних ОЗУ частіше використовується т.зв. "Рядкова регенерація", при якій в одному циклі регенеруються всі елементи, розташовані в одному рядку прямокутної матриці накопичувача. Слід зазначити, що будь-яке звернення до пам'ятною осередку (запис або читання) здійснює її регенерацію і одночасно регенерує все осередки, розташовані в тому ж рядку накопичувача.

Мал. 5.30. Управління регенерацією динамічної пам'яті

Розрізняють декілька способів організації регенерації динамічних ОЗУ в МПС.

Недоліком такого способу регенерації є значна втрата часу на регенерацію - до декількох відсотків часу роботи МПС, причому цей час може зростати зі зростанням обсягу пам'яті МПС. Таким чином, використання методу регенерації за таймером знижує продуктивність МПС, тому що при виконанні регенерації МП перебуває в стані очікування.

5.2.2. "Прозора" регенерація. Головним достоїнством методу прозорою регенерації є відсутність простоїв МП при регенерації ОЗУ, оскільки для регенерації вибираються такі моменти часу, коли МП не займає системну шину. Одного разу почавши регенерацію, зовсім не обов'язково проводити її повністю. Цикли регенерації можуть чергуватися з процесорними циклами, головне, щоб процес регенерації накопичувача завершився за час, що не перевищує 2 мС. Багато МП формують спеціальні сигнали, які відзначають зайнятість шини. Ці сигнали можна використовувати для управління тригером регенерації. Якщо МП (наприклад, i8080) не формує сигналу зайнятості магістралі, то такий сигнал можна сформувати спеціальної зовнішньої схемою.

Так, в машинному циклі МП i8080 можуть з'являтися такти T4, T5, в яких МП не займає системну шину. Ці моменти часу можна виділяти спеціальної схемою і використовувати для регенерації.

Мікропроцесор Z80 має вбудований лічильник регенерації і забезпечує цей процес самостійно паралельно з внутрішньою обробкою інформації на кристалі.

В

більшості МП не передбачені кошти забезпечення регенерації, тому що в МПС може й не бути динамічна пам'ять. Однак, в складі мікропроцесорних комплектів випускаються спеціальні БІС контролерів регенерації. Як приклад коротко розглянемо структуру і функціонування БІС К1818ВТ03 - "Контролер динамічної пам'яті". На Рис. 5 .31 показана структура БІС 565РУ5 (64К1), а на Рис. 5 .32 - тимчасова діаграма її роботи.

Ріс.5.31. Структура БІС динамічного ОЗУ

Ріс.5.32. Тимчасова діаграма роботи БІС динамічного ОЗУ

Кристал ОЗУ буває обраний тільки за умови RAS = CAS = 0, що дозволяє здійснювати селекцію блоків по двох координатах.

Структурна схема контролера (Рис. 5 .33) включає в себе:

схему управління з тактовим генератором, таймером і тригером регенерації, арбітром і логічною схемою L для формування керуючих сигналів.

Регенерація може здійснюватися в двох режимах - внутрішньому і зовнішньому. Якщо вхід REFR залишається неактивним 10..16 мкС, то формується запит на цикл регенерації від внутрішнього таймера, причому в разі конфлікту арбітр віддає перевагу циклу пам'яті. Таким чином, і при регенерації за таймером використовуються вільні такти шини. При зовнішньої регенерації запит повинен бути сформований на вході REFR.

Сигнал PCS - "Захищений вибір кристала" відрізняється від традиційного CS тим, що якщо PCS сформований, то цикл ЗУ анулювати не можна.

Ріс.5.33. Контролер динамічного ОЗУ

RD, WR - запити на цикли читання і запису відповідно.

X0, X1 - висновки для підключення кварцового резонатора при роботі з внутрішнім генератором. При роботі з зовнішнім генератором на вхід X0 подається високий потенціал, а на X1 - частота CLK зовнішнього генератора.

Вихідний сигнал SACK \ виробляється КДП на початку циклу звернення до пам'яті. Якщо запит від МП доводиться на цикл регенерації, то SACK \ затримується до початку циклу читання / запису.

Вихідний сигнал XACK \ ( "Готовність даних") виробляється в кінці циклу читання / запису.

Сигнали SACK \ і XACK \ можна використовувати для управління потенціалом на вході READY мікропроцесора.